FPGAのリセットは設計上の鬼門です．再現する頻度の低いバグを作りこむとデバッグで苦労します．本稿では筆者お勧めの設計方針を解説します． コメントを残す コメントをキャンセルコメントコメントする名前またはユーザー名を入力してください メールアドレスを入力してコメント Web サイトの URL を入力してください。(任意) 次回のコメントで使用するためブラウザーに自分の名前、メールアドレス、サイトを保存する。