AMDはミッドレンジFPGAであるKintexの最新世代としてKintex UltraScale+ Gen 2ファミリを発表した．
3つのデバイスがアナウンスされており，システムロジックセルは328～491K，CLB LUTは150～225K，総RAMは33.9～50.9Mビットである．16nm FinFETアーキテクチャで製造される．
●接続性
32Gb/sトランシーバにより，高帯域幅かつ低遅延のデータ移動が可能である．最大24個のトランシーバをサポートし，合計768 Gb/sの帯域で送受信可能である．
PCIe Gen4×8レーンをサポートし，100GbEを2ポート構成できる他，3.2Gb/s MIPI D-PHY，32.75Gb/sトランシーバ，HDMI 2.1などさまざまなI/O規格について柔軟に構成できる．
LPDDR4X/5/5X コントローラを最大6つ搭載する（4266Mb/sのコントローラは全体で819.2Gb/sの帯域を持つ）．
●アクセラレータ
DDRメモリコントローラは前世代デバイスのメモリの5倍の帯域幅を持つ．
ローカルでの推論処理などに使える最大51Mビットのオンチップ・メモリを持つ．その内，UltraRAMは27.0Mビット，ブロックRAMは18.1Mビットである．
DSPスライスは1248～1872個である．最高3.3T MAC（891MHz動作時）の性能を持つ．
●セキュリティ
CNSA 2.0に対応し，ビットストリーム暗号化，鍵管理，アンチクローンを組み合わせ，改ざんや不正アクセスを防ぐためのセキュリティ機能を構成できる．
Kintex UltraScale+ Gen 2は少なくとも2045年まで供給される．
プリプロダクションXC2KU050P 2026年第4四半期にサンプリングが行われ，早期のハードウェア検証と性能特性評価が可能となる．2027年前半の生産が予定されている．XC2KU050Pを基にした評価キットは，2026年第4四半期からサンプル提供を開始する．
●参考ウェブサイト
（1）AMD Kintex™ UltraScale+™ Gen 2 FPGAs
（2）仕様