AMD Spartan UltraScale+ファミリを発表
●多数のI/Oポートを持つ新しいFPGAファミリ AMDは,多数のI/Oポート,電力効率,セキュリティ機能を特徴とするSpartan UltraScale+ FPGAファミリを発表した.I/Oポートを最大で572個持ち,3.3Vまでの電圧を…
●多数のI/Oポートを持つ新しいFPGAファミリ AMDは,多数のI/Oポート,電力効率,セキュリティ機能を特徴とするSpartan UltraScale+ FPGAファミリを発表した.I/Oポートを最大で572個持ち,3.3Vまでの電圧を…
[2024年8月号掲載予定] 本記事では,AMD FPGAに最適化するテクニックの1つとして,DSPスライスの活用の仕方について,乗算器を例に,7シリーズ,UltraScale/UltraScale+シリーズ,Versalシリーズそれぞれにつ…
完全なハードウェア・ロジックとして実装されたオープンソースのTCP/IPプロトコルスタックを使って,Alvel U250でイーサネット通信を実験します.ネットワーク機能を実際に動作させ,ネットワークのパケットを解析してみることで,性能と実装の完成度を見てみます. 簡易的なHTTPサーバを実装することで,TCP/IPスタックを使用したネットワーク機能の実現方法を解説します. We will implement the open source TCP/IP core EasyNet on the FPGA, and we will try 100Gb Ethernet communication using the Ulveo U250.
従来CPU側で行っていたリアルタイムOS(RTOS)の処理の一部をFPGAのロジックに実装することによって,それぞれのハードウェアの長所を生かし,CPUとFPGAがより 密に連携したシステムを作れます.本稿では,Kria KV260が搭載する特性の異なる複数のハードウェアを組み合わせて,効率よく処理を行うためのシステム・プログラミングの実例を紹介します We will introduce RTOS that makes good use of Zynq's resources such as CPUs, RPUs, and FPGAs. We offload some process to the PL side, and we have implemented it so that the maximum delay time does not increase even if the number of tasks to be handled increases.