オープンソースのハードウェアTCP/IPコアを試す

完全なハードウェア・ロジックとして実装されたオープンソースのTCP/IPプロトコルスタックを使って,Alvel U250でイーサネット通信を実験します.ネットワーク機能を実際に動作させ,ネットワークのパケットを解析してみることで,性能と実装の完成度を見てみます. 簡易的なHTTPサーバを実装することで,TCP/IPスタックを使用したネットワーク機能の実現方法を解説します. We will implement the open source TCP/IP core EasyNet on the FPGA, and we will try 100Gb Ethernet communication using the Ulveo U250.

1件のコメント

ハードウェアトロイ

LSIの開発や製造過程において,回路に混入する危険が指摘されているハードウェアトロイを紹介します. It has been pointed out that there is a possibility that elements unintended by the designer may be mixed into the hardware design. Following the example of software Trojan horses, these Trojans are called hardware Trojans.

0件のコメント

Pmod LED Rev.A

▲作者:井田 健太氏 ▲リポジトリ:https://github.com/ciniml/TangFPGAExtensions/tree/main/Gerber/Pmod_LED ▲ライセンス: クリエイティブ・コモンズ 表示 4.0 国際 ラ…

0件のコメント
Read more about the article 動的再構成プロセッサDRP
RzBoard(Avnet)

動的再構成プロセッサDRP

SoCとしてRZ/V2Lを搭載するシングル・ボード・コンピュータ(SBC)RZBoardと,そのSoCに内蔵された特徴的なプロセッサDRPを紹介します. In FPGAs, the one of elements in a circuit is gate level, while DRP has a coarse-grained building block. Therefore, the amount of configuration information is small, and it is easy to perform dynamic loading (application switching). The RZ/V2L has a Cortex-A55, Cortex-M33, and DRP. DRP can be offloaded image processing from the CPU.

0件のコメント