完全なハードウェア・ロジックとして実装されたオープンソースのTCP/IPプロトコルスタックを使って，Alvel U250でイーサネット通信を実験します．ネットワーク機能を実際に動作させ，ネットワークのパケットを解析してみることで，性能と実装の完成度を見てみます． 簡易的なHTTPサーバを実装することで，TCP/IPスタックを使用したネットワーク機能の実現方法を解説します． We will implement the open source TCP/IP core EasyNet on the FPGA, and we will try 100Gb Ethernet communication using the Ulveo U250.
LSIの開発や製造過程において，回路に混入する危険が指摘されているハードウェアトロイを紹介します． It has been pointed out that there is a possibility that elements unintended by the designer may be mixed into the hardware design. Following the example of software Trojan horses, these Trojans are called hardware Trojans.
SoCとしてRZ/V2Lを搭載するシングル・ボード・コンピュータ（SBC）RZBoardと，そのSoCに内蔵された特徴的なプロセッサDRPを紹介します． In FPGAs, the one of elements in a circuit is gate level, while DRP has a coarse-grained building block. Therefore, the amount of configuration information is small, and it is easy to perform dynamic loading (application switching). The RZ/V2L has a Cortex-A55, Cortex-M33, and DRP. DRP can be offloaded image processing from the CPU.
［特別版 No.1 掲載］ 本稿ではエフィニックスの統合開発環境EfinityのインストールからLチカまでを試します． エフィニックスの新しいシリーズTitaniumを搭載した開発ボードTi180 M484を使います．
We will review the FPGA board Tang Nano 20K released by Sipeed in May 2023, focusing on the differences from the Tang Primer 20K. It is equipped with the GW2A-LV18PG256C8/I7 of the Arora family as an FPGA chip.
従来CPU側で行っていたリアルタイムOS（RTOS）の処理の一部をFPGAのロジックに実装することによって，それぞれのハードウェアの長所を生かし，CPUとFPGAがより 密に連携したシステムを作れます．本稿では，Kria KV260が搭載する特性の異なる複数のハードウェアを組み合わせて，効率よく処理を行うためのシステム・プログラミングの実例を紹介します We will introduce RTOS that makes good use of Zynq's resources such as CPUs, RPUs, and FPGAs. We offload some process to the PL side, and we have implemented it so that the maximum delay time does not increase even if the number of tasks to be handled increases.